iCAx开思网

标题: 开辟电子工程师讨论专贴,欢迎各位各抒己见(绝对精华文章) [打印本页]

作者: handsomepz 时间: 2006-5-28 14:56
标题: 开辟电子工程师讨论专贴,欢迎各位各抒己见(绝对精华文章)
首先我们谈谈芯片制造的光刻:
  光刻是加工集成电路微图形结构的关键工艺技术，通常，光刻次数越多，就意味着工艺越复杂。另—方面，光刻所能加工的线条越细，意味着工艺线水平越高。光刻工艺是完成在整个硅片上进行开窗的工作。
         光刻技术类似于照片的印相技术，所不同的是，相纸上有感光材料，而硅片上的感光材料--光刻胶是通过旋涂技术在工艺中后加工的。光刻掩模相当于照相底片，一定的波长的光线通过这个“底片”，在光刻胶上形成与掩模版（光罩）图形相反的感光区，然后进行显影、定影、坚膜等步骤，在光刻胶膜上有的区域被溶解掉，有的区域保留下来，形成了版图图形。

         光刻是集成电路制造过程中最复杂和最关键的工艺之一。光刻工艺利用光敏的抗蚀涂层(光刻胶)发生光化学反应，结合刻蚀的方法把掩膜版图形复制到圆硅片上，为后序的掺杂、薄膜等工艺做好准备。在芯片的制造过程中，会多次反复使用光刻工艺。现在，为了制造电子器件要采用多达24次光刻和多于250次的单独工艺步骤，使得芯片生产时间长达一个月之久。目前光刻已占到总的制造成本的1/3以上，并且还在继续提高。

作者: handsomepz 时间: 2006-5-28 14:58
光罩是高精密度的石英平板，是用来制作晶圆上电子电路图像，以利集成电路的制作。光罩必须是完美无缺，才能呈现完整的电路图像，否则不完整的图像会被复制到晶圆上。光罩检测机台则是结合影像扫描技术与先进的影像处理技术，捕捉图像上的缺失。当晶圆从一个制程往下个制程进行时，图案晶圆检测系统可用来检测出晶圆上是否有瑕疵包括有微尘粒子、断线、短路、以及其它各式各样的问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深亚微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。

作者: handsomepz 时间: 2006-5-28 14:58
一般清洗技术
干法刻蚀是用等离子体进行薄膜刻蚀的技术。它是硅片表面物理和化学两种过程平衡的结果。在半导体刻蚀工艺中，存在着两个极端：离子铣是一种纯物理刻蚀，可以做到各向异性刻蚀，但不能进行选择性刻蚀；而湿法刻蚀如前面所述则恰恰相反。人们对这两种极端过程进行折中，得到目前广泛应用的一些干法刻蚀技术。例如；反应离子刻蚀(RIE --Reactive Ion Etching)和高密度等离子体刻蚀(HDP)。这些工艺都具有各向异性刻蚀和选择性刻蚀的特点。反应离子刻蚀通过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。目前，RIE已成为VLSI工艺中应用最广泛的主流刻蚀技术。
干法刻蚀借助等离子体中，产生的粒子轰击刻蚀区，是各向异性的刻蚀技术，即在被刻蚀的区域内，各个方向上的刻蚀速度不相同。湿法刻蚀是各向同性的刻蚀方法，利用化学反应过程去除待刻蚀区域的薄膜材料。通常，氮化硅、多晶硅、金属以及合金材料采用干法刻蚀技术，二氧化硅采用湿法刻蚀技术，有时金属铝也采用湿法刻蚀技术。通过刻蚀，或者是形成了图形线条，如多晶硅条、铝条等，或者是裸露了硅本体，为将来的选择掺杂确定了掺杂的窗口。

作者: handsomepz 时间: 2006-5-28 14:59
几种常见的光刻方法
接触式光刻、接近式曝光、投影式曝光

作者: handsomepz 时间: 2006-5-28 14:59
光刻三要素：光刻胶、掩膜版和光刻机
光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体
光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变
正胶：分辨率高，在超大规模集成电路工艺中，一般只采用正胶
负胶：分辨率差，适于加工线宽≥3m的线条

作者: handsomepz 时间: 2006-5-28 15:00
光刻是加工集成电路微图形结构的关键工艺技术，通常，光刻次数越多，就意味着工艺越复杂。另—方面，光刻所能加工的线条越细，意味着工艺线水平越高。光刻工艺是完成在整个硅片上进行开窗的工作。
光刻技术类似于照片的印相技术，所不同的是，相纸上有感光材料，而硅片上的感光材料--光刻胶是通过旋涂技术在工艺中后加工的。光刻掩模相当于照相底片，一定的波长的光线通过这个“底片”，在光刻胶上形成与掩模版（光罩）图形相反的感光区，然后进行显影、定影、坚膜等步骤，在光刻胶膜上有的区域被溶解掉，有的区域保留下来，形成了版图图形。

光刻是集成电路制造过程中最复杂和最关键的工艺之一。光刻工艺利用光敏的抗蚀涂层(光刻胶)发生光化学反应，结合刻蚀的方法把掩膜版图形复制到圆硅片上，为后序的掺杂、薄膜等工艺做好准备。在芯片的制造过程中，会多次反复使用光刻工艺。现在，为了制造电子器件要采用多达24次光刻和多于250次的单独工艺步骤，使得芯片生产时间长达一个月之久。目前光刻已占到总的制造成本的1/3以上，并且还在继续提高。

作者: handsomepz 时间: 2006-5-28 15:04
目前，随着光技术、尤其是光通信和光信息处理的迅猛发展，光电子器件在电路板上的组装技术已不适合于光电子发展的要求，高数据传输速率、高密度、高性能、低成本组件技术和系统微型化已成为时代的迫切需求。解决小型化、低成本和高性能封装需要的关键是光表面安装技术(SMT)。

SMT又称为表面组装技术或表面贴装技术，是一种高度自动化、系统化的综合性技术。SMT是以微电子电路表面安装为基础发展起来的封装技术，1977年开始发展的SMT是电子元器件组装的革命，它不仅可缩小体积、减轻重量、提高组装密度、可靠性和电路速度、减小电磁干扰和射频干扰的程度，而且易于实现制造工艺自动化、降低生产成本。因此电子产品越来越多地应用SMT。1990年，全球采用SMT组装的电路组件约占电路组件的25％，2000年已达60％，预测到2010年将达80％。目前，SMT已迅速推广到光电子领域，成为光电子器件实现高速、高组装密度、高可靠性的重要技术之一。

2 光SMT的基本结构与特点

实际的表面安装模式是二次装配与杓底的焊接片互连。光SMT以电路板级安装应用为目标，是将光电子表面安装器件(OE-SMD)和通常的电子表面安装器件(E-SMD)安装在含有光学布线(光波导)和电学布线的印刷电路板(PCB)表面，克服了同轴封装难点，减少了生产现场调整和组装工序，是可望适应各种系统的产品设计和们，j部件预先检M0的先进组装技术。

光SMT可分为两种类型。一种是光聚焦型，如含激光二极管(LD)、光电二极管(PD)和电子电路在内的光发射或光接收机；另一种是平行光束型，如光隔离器、外调制器等微型光电子器件。图1示出光SMT的基本概念。在组装了各种OEIC、微型光电子器件与电子电路等OE-SMD的底面上，具有标明位置用的导向插针。组装时，将导向插针插入光电子PCB的导向孔中，从而将OE-SMD固定在PCB表面上，使之与光波导的光轴自动对准，并进行光与电连接，即OE-SMD的光输入输出端子与电输入输出端子分别与光电子PCB的光波导和电路印刷布线实现互连。OE-SMD与电路板间的电互连是通过封装的引出脚来执行。光STM只需在PCB上插入和固定OE-SMD，不需进行调整和光电耦合。

3光SMT的关键技术

光SMT的关键技术是适于表面封装的结构与器件、光耦合及对准技术。这是光SMT的基础，也是光SMT发展的重要标志。

作者: handsomepz 时间: 2006-5-28 15:05
3．1适于表面封装的结构与器件

光SMT主要的结构部件采用各种光电集成(OEIC)器件和微型光电子器件，并与电子电路一起组装为OE-SMD。适于表面封装的光电子器件与结构主要有：

微型OE-SMD：包括LD、PD、调制器、隔离器等，其发展方向是微型化、复合化、集成化。

侧面光耦合结构器件由于侧面光耦合PD是光水平进入吸收层，吸收区面积大，可获得高量子效率和大带宽，并有利于表面组装，所以多采用侧面光耦合结构的光电子器件。

集成波导结构和OEIC结梅集成平面光波导结构使光水平输入输出利于表面组装。

标准的表面安装型扁平封装结构形式：适合于光电子器件应用的有小外形封装(SOP)、四边引出脚扁平封装(QFP)、无引线陶瓷芯片载体(LCCC)、塑料有引线芯片载体(PLCC)、针栅阵列(PGA)、焊球阵列(BGA)及载带封装(TCP)等标准的表面安装型扁平封装形式。

基板：基板的主要材料是非结晶材料、复合材料基板。可望获得低成本基板和在合成玻璃或有机材料基板上制作光波路，并在有机材料基板上设置光波路和电路。

3．2光耦合技术

在光SMT中，电连接可应用现有的电子电路表面封装技术，关键是精确的光学耦合。光耦合效率对SMT很重要，其光耦合效率主要取决于模场(光斑尺寸)匹配技术和

m以下的高精度光轴对准技术。模场匹配技术主要有：激光器集成锥形波导；PD集成锥形波导通过刻蚀将波导输出端形成锥肠采用热扩散法扩大光纤前端采用刻蚀、热处理等将光纤输出端加工成半球形透镜采用模场转换光纤<中间形成模场转换的锥形结构)，使之一端可与光波导匹配。

一般光纤与接收器PIN-PD的耦合比LD与光纤的耦合容易，并且PD的对接耦合效率大于85％。已为自动化批量生产开发了光耦合组装机构，其对准精度为0.8μm，以确保小于光耦合系统要求的1．5dB过剩损耗。

3．3光无源自动对准技术

光无源自动对准技术只需通过光刻、机加工等常规工艺形成物理对准结构，经简单的插入、嵌套(合)即可使光轴自动对准，不需要进行位置调整，具有省时省力、设备简单，自动化生产。对准技术主要有：导向插入对准；硅基板V沟对准；可视标记重合对准；凸凹嵌合对准；构件配合对准；焊球回流自对准等。

4低成本的光SMT技术

4．1 传统工艺与光SMT工艺比较

图2为传统的收发器组装工艺流程与表面安装型发射器和接收器的组装工艺流程比较。

传统的收发器组装流程：生产一个完整的收发器需要两个基本子组装工艺，一个是包括LD模块和PD模块的光器件子组装工艺；另一个是混合集成电路(HIC)子组装工艺。在每个组装工艺后期都要进行筛选测试，以确定其性能。在筛选测试之后，将子组装部分再组装进金属外壳。这种组装工艺复杂，不适合批量生产。

SMT发射器和接收器的组装流程：将LSI芯片键合进陶瓷外壳。采用分立组装生产线制备光耦合部分。光耦合部分由LD芯片、硅衬底和通过一个套筒端接的光纤构成。将光耦合部分安装到陶瓷管壳内之后，再安装电子芯片元件。组装工艺简单化，整个工艺是在自动组装生产线上进行，减少了组装时间，仅为HIC型收发器组装时间的一半。

4．2 低成本的SMT技术

采用硅基板、无源对准、对接耦合、树脂密封塑料管壳、插拔型结构等技术，可获得低成本光SMT型光组件。

4．2．1硅基板

硅有许多优点，采用光刻和各向异性腐蚀，硅可获得高精度、重复性好的{111)面V槽；在硅基板上容易形成金属布线图形、焊片和焊料，使基板具有PCB一样的作用；硅的高热导率适合于作为LD热沉；利用硅基板对红外光的透明性可进行光对准；硅价格低廉。

作者: handsomepz 时间: 2006-5-28 15:05
4．2．2无源对准

无源对准是简单、快速组装工艺。在硅基板上安装LD、带套管的单模光纤和PD。在三个轴定向(水平轴、光轴和水平角度轴)调节LD和PD以便焊接芯片。采用硅基板作为基准，精确地对准LD与光纤，而无需驱动器件。采用光对准方法将LD结面向下焊接在基板上。光纤放置在硅基板上的V形槽中，在垂直轴方向设置V形槽的宽度以便LD有源层与光纤芯位于同一高度。如点尺寸转换LD(SSLD)，由于点尺寸转换LD耦合效率高，可用于大功率LD组件，并且SSLD所具有的大公差对无源对准很有用。侧面照射)阳直接焊接在硅基板上，无须表面照射PD所需的子座，适合于无源对准，在接收组件中易与光纤对接耦合。

4．2．3对接耦合

对接耦合是减少元件数量的方法之一。无需透镜，LD发射光直接与光纤耦合，其耦合效率没有传统LD高，但足以满足低功率LD组件。

4．2．4树脂密封塑料管壳

采用热固化树脂材料密封光器件和光纤端面。在非气密封装的塑料管壳中焊接硅基板。用低价的非气密封装的塑料管壳替代昂贵的金属或陶瓷管壳。由于密封棚旨的折射率比空气高得多，所以树脂密封组件比气密封装组件有更高的耦合效率。此外，由于树脂的折射率与光纤的折射率接近，所以抑制了组件光纤端面的Fresnel反射，该Fresnel反射比气密封装组件低得多。

4．2．5插拔型结构

采用插拔型结构适合于光组件的批量生产。在组装工艺、自动安装和在PCB上组件的回流焊中，一般光尾纤可影响自动化。采用插拔型结构，尾纤可从组件中拆卸，这样组件可进行自动安装和回流焊接。

图3和图4分别为典型的光组件结构简图和横截面图。该组件体积为15．6×5．6×2．7mm3。采用光SMT在公共基板上安装了不同光器件。该基板上有一个窄槽，并在槽的末端切成一个(111)斜面的槽。表面安装的LD位于光纤端面，表面安装的侧面照射PD位于LD的尾端，用以监测LD的发射功率。在基板V槽中放置了带有陶瓷套圈的单模裸光纤，并用玻璃块夹紧该裸光纤。采用透明的棚旨覆盖LD、PD和光纤尾部。将该组件放人塑料管壳内，并有一个导孔与光纤尾部的插针连接对准。在基板的接点键合LD，并采用热导粘合方法，将基板与铅框架焊接在一起。该组件所测得的热阻为120°／W，传统的铜轴组件热组为100°/W。

作者: handsomepz 时间: 2006-5-28 15:06
光刻技术是开发新型 CMOS 制造工艺中的闸控功能 (gating function)。所有半导体制造商都采用相同的光刻工具，但使用工具的方法则根据制造商的专业技术及相关要求而有所差异。

在德州仪器 (TI)，我们在光刻技术方面长期开展创新工作。我们的专业技能帮助我们开发了领先的工艺，为客户实现了性能、成本和功耗的最佳平衡。

随着晶体管的临界尺寸越来越小，在芯片光阻材料 (photoresist) 暴露的区域上聚光也越来越难。目前的氩氟 (ArFl) 光刻工具可提供 193 nm 的波长，我们用它来刻蚀小至 37 nm 的临界尺寸——这比光波的长度小五倍。

显然，我们必须严格控制临界尺寸，这样形成的晶体管才能保持缩放一直。网线 (reticule) 中嵌入的相移使我们能够在次波长尺寸上聚光。根据我们的经验，采用我们的工艺构建的模型使我们可利用光学邻近效应修正 (OPC) 技术来确保暴露效果在整个晶圆上都能一致。此外，我们也正在进行网线增强技术的开发，如能够在投入量产时实现更严格制程范围的、低于分辩率的辅助特性。

这种改善提高了制造网线的成本。因此，为新产品开发适当网线的时候如果版本太多就不够经济了。相反，我们了解到应该从一开始就使网线能够适应深亚微米光刻技术的复杂性。该工艺最大程度地节约了时间和成本。

着眼于未来，我们预计新一代 193 nm 浸入式光刻工具即将向消费者提供。这种工具可在透镜与晶圆间放置一个液体薄层，提高光刻工具的折射率，这就使更小尺寸的晶体管成为可能。TI 认为 193nm 浸入技术可使业界实现 45nm 和 32nm 技术节点。对于超过 32 nm 而言，我们还在研究 157 nm 浸入技术或远紫外 (EUV) 技术。电子束投影印刷随着备选技术的成熟也可能变得相当重要。对 TI 的研发而言，这些工具的关键问题与其他基本工艺开发一样，也是客户如何实现产品的高性能、低成本、低功耗问题。

作者: handsomepz 时间: 2006-5-28 15:07
标题: 印制线路板含铜蚀刻废液的综合利用技术
适用范围
印制线路板制造业发达地区集中开展含铜蚀刻废液综合利用。
主要技术内容
一、基本原理
将印制线路板碱性蚀刻废液与酸性氯化铜蚀刻废液进行中和沉淀，生成的碱式氯化铜沉淀用于生产工业级硫酸铜；沉淀压滤母液用于生产碱性蚀刻液；其余废水经金属铝屑置换去除铜离子，进行蒸发浓缩生产混合铵盐。另将三氯化铁蚀刻废液投铁提铜后通入氯气并蒸发浓缩，生成三氯化铁回用于线路板蚀刻。
二、关键技术
硫酸铜、碱性蚀刻液、混合铵盐、三氯化铁综合利用生产技术及生产线。
典型规模
1、利用碱性、酸性蚀刻废液10000吨/年，生产工业级硫酸铜4000吨/年，碱性蚀刻液4000吨/年，混合铵盐1200吨，硫酸铜废水处理铜粉50吨；
2、利用三氯化铁蚀刻废液3000吨/年，生产三氯化铁蚀刻液4000吨/年，三氯化铁废液处理铜粉150吨。
主要技术指标及条件
一、技术指标
(一)废液资源利用率
1、铜利用率
碱性、酸性蚀刻废液 99.5%；三氯化铁蚀刻废液：95%
2、氨（铵）利用率：100%。
3、三氯化铁利用率：100%。
(二)产品指标及性能
硫酸铜（CuSO4•5H2O）、碱性蚀刻液、混合铵盐、铜粉、三氯化铁蚀刻液
二、条件要求
1、碱性、酸性蚀刻废液利用：占地5000平方米；硫酸铜生产电耗20万度/年、水耗6000吨/年、浓硫酸2000吨/年；碱性蚀刻液生产电耗1.52万度/年、无水耗、液氨350吨/年、工业氯化铵400吨/年；铵盐回收电耗5.61万度/年、水耗6000吨/年、柴油580吨/年。
2、三氯化铁蚀刻废液利用：占地2000平方米，电耗2.2万度/年、水耗1.38万吨/年、液氯246吨/年、纯铁片415吨/年、柴油40.8吨/年。
主要设备及运行管理
一、主要设备
1、碱性、酸性蚀刻废液利用：
硫酸铜生产线、碱性蚀刻液生产线、混合铵盐生产线。
2、三氯化铁蚀刻废液利用：
铜粉生产线、三氯化铁再生生产线。
二、运行管理
两种废液必须分别用专车收运，并从废液产生到贮存、收运、综合利用的全过程保证没有其它废液（包括含铜稀废水）掺入；
投资及效益分析
一、投资情况
(一) 碱性、酸性蚀刻废液利用
总投资（含土建，1998年价） 1000万元
其中：设备投资：硫酸铜生产线300万元、碱性蚀刻液生产线100万元、铵盐回收生产线200万元、运输车辆80万
主体设备寿命（锅炉除外） 5年
投资回收期 1．5年
(二)三氯化铁蚀刻废液利用
总投资（1998年价） 300万元
其中：设备投资 150万元
主体设备寿命 5年（锅炉除外）
投资回收期 2年
二、经济效益分析
(一)碱性、酸性蚀刻废液利用
1、年产值 2350万元
2、成本 1700万元
3、年利润 650万元
(二)三氯化铁蚀刻废液利用
1、年产值：470万元；
2、成本：320万元；
3、净效益：150万元。
三、环境效益分析
通过集中利用和处理含铜蚀刻废液，大大促进了蚀刻废液的高效利用，为市场提供优质硫酸铜产品和铜（粉）原料，减缓了我国铜矿资源的开采速度。同时也为印制线路板工业提供质优价廉的碱性蚀刻液和三氯化铁蚀刻液，循环利用氨氮、三氯化铁资源，有效削减了蚀刻废液中氨氮、铁污染物的排放量，为促进印制线路板行业可持续发展起到十分重要的作用。
推广情况及用户意见
一、推广情况
整套技术由深圳市工业废物处理站历经10年分别研究开发成功并首先在该站应用，还经过多次技术改造日趋成熟完备，取得了非常良好的经济效益和环境、社会效益，为保障深圳经济与环境的协调持续发展做出贡献。1998年，其中的硫酸铜、碱性蚀刻液生产技术有偿转让给江苏省昆山市，有力推进了当地的环境治理和可持续发展工作。
二、用户意见
深圳市工业废物处理站生产的硫酸铜质量优良、产品供不应求；碱性蚀刻液、三氯化铁蚀刻液目前月产量分别超过400吨、300吨，产品在深圳、东莞等二十多家线路板厂家使用，深受欢迎。整个项目业已取得显著的经济效益、环境和社会效益。

作者: handsomepz 时间: 2006-5-28 15:09
标题: 芯片制造-----氧化
二氧化硅层的主要作用
①在MOS电路中作为MOS器件的绝缘栅介质，是MOS器件的组成部分
②扩散时的掩蔽层，离子注入的(有时与光刻胶、Si3N4层一起使用)阻挡层
③作为集成电路的隔离介质材料
④作为电容器的绝缘介质材料
⑤作为多层金属互连层之间的介质材料
⑥作为对器件和电路进行钝化的钝化层材料

作者: handsomepz 时间: 2006-5-28 15:10
什么是隔离、隔离制造在集成电路制造中的必要性、如何进行考虑电性隔离的集成电路制造步骤的安排、隔离制造有什么性能要求。隔离方法有几种、常用的又有几种。隔离制造的质量是如何影响集成电路制造和性能的。基本概念：

1 隔离-指集成电路制造中使在电性能上需要隔离的元器件实现绝缘隔离的过程。

2隔离墙-指集成电路制造中制造的使元器件在电性能上实现绝缘隔离的绝缘物。

3 隔离岛-指集成电路制造中被绝缘物隔离开来的用于制造器件的电性区。

4 pn结隔离-利用反向pn结的大电阻特性作为绝缘物实现的电性区之间的电性隔离过程。

5介质隔离-用绝缘介质作为绝缘物实现的电性区之间的电性隔离过程。

6 SiO2介质隔离-用绝缘SiO2介质作为绝缘物实现的电性区之间的电性隔离过程。

7 pn结-介质混合隔离-实现的电性区之间的电性隔离的绝缘物既有反向pn结又有绝缘介质的隔离过程。

作者: handsomepz 时间: 2006-5-28 15:11
常见的氧化方法
1 干氧氧化-氧化气氛为干燥、纯净的氧气的制备二氧化硅的热生长氧化过程。

  2 水汽氧化-氧化气氛为纯净水蒸汽的制备二氧化硅的热生长氧化过程。

  3湿氧氧化-氧化气氛为既有纯净水蒸汽又有纯净氧气的制备二氧化硅的热生长氧化过程。

  4 热分解氧化-在分解温度下，利用化合物分解和重新组合生成二氧化硅，然后使二氧化硅淀积在衬底表面上形成一定厚度的二氧化硅层的方法。

作者: handsomepz 时间: 2006-5-28 15:12
SiO2的制备方法:
热氧化法
干氧氧化
水蒸汽氧化
湿氧氧化
干氧－湿氧－干氧(简称干湿干)氧化法
氢氧合成氧化
化学气相淀积法
热分解淀积法
溅射法
干法氧化通常用来形成栅极二氧化硅膜，要求薄、界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因OH基在SiO2膜中的扩散系数比O2的大。氧化反应时，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。

作者: handsomepz 时间: 2006-5-28 15:14
标题: 芯片制造----掺杂
离子注入技术在IC制造中的应用
   随着离子注入技术的发展，它的应用也越来越广泛，尤其是在集成电路中的应用发展最快。由于离子注入技术具有很好可控性和重复性，这样设计者就可根据电路或器件参数的要求，设计出理想的杂质分布，并用离子注入技术实现这种分布。
         离子注入技术在IC制造中的应用
   1) 对MOS晶体管阈值电压的控制
   2)自对准金属栅结构
   3)离子注入在CMOS结构中的应用

作者: handsomepz 时间: 2006-5-28 15:15
什么是离子注入技术？
离子注入技术是近30年来在国际上蓬勃发展和广泛应用的一种材料表面改性高新技术。其基本原理是：用能量为100keV量级的离子束入射到材料中去，离子束与材料中的原子或分子将发生一系列物理的和化学的相互作用，入射离子逐渐损失能量，最后停留在材料中，并引起材料表面成分、结构和性能发生变化，从而优化材料表面性能，或获得某些新的优异性能。作为一种材料表面工程技术，离子注入技术具有以下一些其它常规表面处理技术难以达到的独特优点：（1）它是一种纯净的无公害的表面处理技术；（2）无需热激活，无需在高温环境下进行，因而不会改变工件的外形尺寸和表面光洁度；（3）离子注入层由离子束与基体表面发生一系列物理和化学相互作用而形成的一个新表面层，它与基体之间不存在剥落问题；（4）离子注入后无需再进行机械加工和热处理

作者: handsomepz 时间: 2006-5-28 15:19
什么叫真空镀膜
所谓真空镀膜就是置待镀材料和被镀基板于真空室内，采用一定方法加热待镀材料，使之蒸发或升华，并飞行溅射到被镀基板表面凝聚成膜的工艺。在真空条件下成膜可减少蒸发材料的原子、分子在飞向基板过程中于分子的碰撞，减少气体中的活性分子和蒸发源材料间的化学反应（如氧化等），以及减少成膜过程中气体分子进入薄膜中成为杂质的量，从而提供膜层的致密度、纯度、沉积速率和与基板的附着力。通常真空蒸镀要求成膜室内压力等于或低于10-2Pa，对于蒸发源与基板距离较远和薄膜质量要求很高的场合，则要求压力更低。

作者: handsomepz 时间: 2006-5-28 15:38
1. 根据工艺和结构的不同，可将IC分为哪几类？
根据工艺和结构的不同，可将IC分为三类：
① 半导体IC或称单片（Monolithic）IC，②膜IC，又可分为两种：厚膜电路，薄膜电路；③混合IC（Hybrid IC）
按器件结构类型分类：双极集成电路，金属-氧化物-半导体(MOS)集成电路。
2. 用哪些技术指标描述集成电路工艺技术水平？
描述集成电路工艺技术水平的五个技术指标：集成度，特征尺寸，芯片面积，晶片直径，封装。
3. 为什么数字IC和模拟IC划分集成电路规模的标准不同？
因为数字IC中重复单元很多，而模拟IC中基本无重复单元。
4. 集成电路是哪一年由谁发明的？哪一种获得Nobel物理奖？
1958年以德克萨斯仪器公司的科学家基尔比(Clair Kilby)为首的研究小组研制出了世界上第一块集成电路，并于1959年公布了该结果。
获得2000年Nobel物理奖。
5. 为什么实现社会信息化的网络及其关键部件不管是各种计算机和/或通讯机，它们的基础都是微电子？
因为其核心部件是集成电路。几乎所有的传统产业与微电子技术结合，用集成电路芯片进行智能改造，都可以使传统产业重新焕发青春。电子装备更新换代都基于微电子技术的进步，其灵巧（Smart）的程度都依赖于集成电路芯片的“智慧”程度和使用程度。
6. 采用哪些途径来提高集成度？
提高微细加工技术；芯片面积扩大；晶圆大直径化；简化电路结构
7. 21世纪硅微电子芯片将沿着哪些方向继续向前发展？
1)特征尺寸继续等比例缩小，沿着Moore定律继续高速发展；
2)片上芯片（SOC）：微电子由集成电路向集成系统（IS）发展；
3)赋予微电子芯片更多的“灵气” ：微机械电子系统（MEMS）和微光电机系统（MOEMS），生物芯片（biochip）；
4)硅基的量子器件和纳米器件。
8. 对如下英文单词或缩写给出简要解释：
IC集成电路(Integrated Circuit， IC)
SSI小规模集成电路(Small Scale IC，SSI)
MSI中规模集成电路(Medium Scale IC，MSI)
LSI大规模集成电路(Large Scale IC，LSI)
VLSI超大规模集成电路(Very Large Scale IC，VLSI)
ULSI特大规模集成电路(Ultra Large Scale IC，ULSI)
GSI巨大规模集成电路(Gigantic Scale IC，GSI）
Wafer晶圆片，Foundry 标准工艺加工厂或称代客加工厂
IDM 集成器件制造商(IDM—Integrated Device Manufactory Co.),
IP core 知识产权核，fabless co. 无生产线公司（集成电路设计公司），chipless co. 无芯片公司（开发知识产权核公司），mp 微处理机，DSP数字信号处理，E2PROM 电可擦除可编程唯读存储器，Flash快闪存储器，A/D 模数转换，D/A 数模转换，SOI 绝缘衬底的硅薄膜(Silicon on Insulator)，SOS 兰宝石衬底外延硅结构(SOS-Silicon on Sapphire结构)

第1章  IC工艺

1. 硅集成电路制造工艺主要由哪几个工序组成？
1) 图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上； 2) 掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等； 3) 制膜：制作各种材料的薄膜
2. 制版的目的是什么？图形发生器（PG-pattern generator）是做什么用的设备？
制版是通过图形发生器完成图形的缩小和重复。在设计完成集成电路的版图以后，设计者得到的是一组标准的制版数据，将这组数据传送给图形发生器(一种制版设备)，图形发生器（PG-pattern generator）根据数据，将设计的版图结果分层的转移到掩模版上(掩模版为涂有感光材料的优质玻璃板)，这个过程叫初缩。
3. 图形转换工序由哪些步骤组成？
光刻与刻蚀工艺
4. 为什么说光刻（含刻蚀）是加工集成电路微图形结构的关键工艺技术？光刻工艺包括哪些步骤？
光刻是加工集成电路微图形结构的关键工艺技术，通常，光刻次数越多，就意味着工艺越复杂。另—方面，光刻所能加工的线条越细，意味着工艺线水平越高。光刻工艺是完成在整个硅片上进行开窗的工作。过程如下：
1) 打底膜（HMDS粘附促进剂），2)涂光刻胶， 3) 前烘， 4)对版曝光， 5)显影， 6)坚膜，  7)刻蚀：采用干法刻蚀（Dry Etching），8)去胶：化学方法及干法去胶。
5. 说明光刻三要素的含义。
光刻三要素：光刻胶、掩膜版和光刻机
6. 正性胶(光致分解)和负性胶(光致聚合)各有什么特点？在VLSI工艺中通常使用那种光刻胶？ AZ-1350 系列是正胶还是负胶？
正胶：曝光后可溶，负胶：曝光后不可溶。
正胶的主要优点是分辨率高，在VLSI工艺中通常使用正胶。AZ-1350 系列是正胶。
7.常见的光刻方法有哪几种？接触与接近式光学曝光技术各有什么优缺点？
1)接触式光刻：分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。
2)接近式曝光：在硅片和掩膜版之间有一个很小的间隙(10～25mm)，可以大大减小掩膜版的损伤，分辨率较低
3)投影式曝光Stepper：利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式
8. 说明图形刻蚀技术的种类与作用。
湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法
  干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的
9. 掺杂工艺有几种？为了在N型衬底上获得P型区，需掺何种杂质？为了在P型衬底上获得N型区，需掺何种杂质？热扩散与离子注入工艺各有什么优缺点？
掺杂工艺分为热扩散法掺杂和离子注入法掺杂。为了在N型衬底上获得P型区，需掺Ⅲ价元素硼杂质。为了在P型衬底上获得N型区，需掺Ⅴ价元素磷、砷杂质。所谓热扩散掺杂就是利用原子在高温下的扩散运动，使杂质原子从浓度很高的杂质源向硅中扩散并形成一定的分布。工艺相对简单，但掺杂浓度控制精确度差、位置准确度也差。离子注入是将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目(剂量)决定。
离子注入技术以其掺杂浓度控制精确、位置准确等优点，正在取代热扩散掺杂技术，成为VLSI工艺流程中掺杂的主要技术。但需昂贵的设备和退火工艺。由于高能粒子的撞击，导致硅结构的晶格发生损伤。为恢复晶格损伤，在离子注入后要进行退火处理，根据注入的杂质数量不同，退火温度在450℃~950℃之间，掺杂浓度大则退火温度高，反之则低。在退火的同时，掺入的杂质同时向硅体内进行再分布，如果需要，还要进行后续的高温处理以获得所需的结深和分布。
11. 通常用什么方法制作SiO2薄膜？
热氧化法：干氧氧化，水蒸汽氧化，湿氧氧化，干氧－湿氧－干氧(简称干湿干)氧化法；氢氧合成氧化；化学气相淀积法；热分解淀积法；
溅射法
12. 分别说明物理气相沉积和化学气相沉积在IC工艺中的两个应用实例。
CVD(CVD-Chimical Vapor Depositiom)是通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程，具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点。较为常见的CVD薄膜包括有：  二氧化硅（通常直接称为氧化层），氮化硅，多晶硅，难熔金属与这类金属之其硅化物。
PVD(PVD-Physical Vapor Deposition)主要是一种物理制程而非化学制程。此技术一般使用氩等钝气体，在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。
13. 何谓场区和有源区？
一种很厚的氧化层，位于芯片上不做晶体管、电极接触的区域，称为场区。有源区是制作晶体管的区域。
14. IC的后工序包括哪些步骤。
后工序包括：划片、粘片、压焊引线、封装、成品测试、老化筛选、打印包装。
15. 说明下列英文单词或缩写的含义:
PG图形发生器，Stepper投影式曝光，UV紫外光， DUV深紫外光， EUV极紫外光， CVD化学气相沉积，PVD物理气相沉积，APCVD常压化学气相淀积，LPCVD低压化學气相淀积，PECVD等离子增强化學气相淀积， DIP双列直插式封装，PGA插针网格阵列封装，BGA球栅阵列封装，SOP小外型封装，SOJ  J型引线小外型封装，QFP四边出脚扁平封装，PLCC塑料J型有引线片式载体封装，SMT表面安装式封装。
集成电路的基本制造工艺流程

1. 双极型IC的隔离技术主要有几种类型。
pn结隔离和绝缘介质隔离
2. 标准隐埋集电极隔离工艺 SBC—Standard Buried Collector Process
3. pn结隔离技术有何特点？N+埋层扩散起何作用？
利用反偏pn结的高阻抗特性达到电隔离的目的。它要求隔离槽必须接电路最低电位，
由于集成电路中的晶体管是三结四层结构，集成电路中各元件的端点都从上表面引出，并在上表面实现互连，为了减小晶体管集电极的串联电阻rCS，减小寄生PNP管的影响，在制作元器件的外延层和村底之间需要作N+隐埋层提供IC的低阻通路。N+埋层扩散起的作用是：减小集电极串联电阻，减小寄生PNP管的影响。为进一步降低集电极串联电阻rCS集电极接触区加磷穿透扩散（应在基区扩散之前进行）。
4. 在隔离岛上制作NPN型管的工艺流程最少需几块掩膜版？依工艺顺序写出各掩膜版的名称。
最少需六块掩膜版。
第一次光刻—N+埋层扩散，第二次光刻—P+隔离扩散，第三次光刻—P型基区扩散，第四次光刻—N+发射区扩散，第五次光刻—引线接触，第六次光刻—金属化内连线：反刻铝，
5. 对通隔离技术有何特点？
对通隔离技术可减小隔离槽的实际宽度。
6 . 简述P阱硅栅CMOS工艺流程，每次光刻的目地是什么？
1、光刻I---阱区光刻，刻出阱区注入孔
2、阱区注入及推进，形成阱区
3、去除SiO2，长薄氧，长Si3N4
4、光II---有源区光刻
5、光III---N管场区光刻，N管场区注入，以提高场开启VTF，减少闩锁效应及改善阱的接触。
6、长场氧，漂去SiO2 及Si3N4，然后长栅氧化层。
7、光Ⅳ---p管场区光刻（用光I的负版），p管场区注入，调节PMOS管的开启电压，然后生长多晶硅。
8、光Ⅴ---多晶硅光刻，形成多晶硅栅及多晶硅电阻
9、光Ⅵ---P+区光刻，P+区注入。形成PMOS管的源、漏区及P+保护环。
10、光Ⅶ---N管场区光刻，N管场区注入，形成NMOS的源、漏区及N+保护环。
11、长PSG（磷硅玻璃）。
12、光刻Ⅷ---引线孔光刻。PGS回流。
13、光刻Ⅸ---引线孔光刻（反刻AL）。
14、光刻Ⅹ---压焊块光刻。

作者: 烟波浪子 时间: 2006-5-28 20:47
很好,谢谢支持!

作者: seajin 时间: 2007-3-28 17:33
太好了，在哪里看到的，请教一下了。我有些更细节的问题想上去查下，这方面资料实在是太少了。

欢迎光临 iCAx开思网 (https://www.icax.org/)