一、前言
目前小型記憶卡除了應用於數位相機的龐大市場之外，預料手機市場將是小型記憶卡下一波角力的重點市場。
由於照相手機、MP3、數位相機、PDA、甚至3G手機的興起，如圖一所示，在手機結合多媒體功能的趨勢之下，對於記憶卡及其記憶容量的需求也就愈來愈大。根據市調機構iSuppli的報告指出，手機用小型記憶卡出貨量將從2004年的3,900萬片，成長到2009年超過6億片的規模，年複合成長率超過70％ [1]。
由於小型記憶卡的規格演進快速，目前主要規格除了包括CF、MS、MMC、SD、RS-MMC、miniSD、MS Pro Duo之外，新興的MMCmicro、microSD（TransFlash）記憶卡，更將記憶卡的規格帶向更輕薄短小的境界，記憶卡製造商將面臨記憶容量愈來愈高、但卡體愈來愈小的嚴苛挑戰。諸多業者不諱言地指出，未來當microSD、MMCmicro成為記憶卡的市場主流時，預料生產技術的瓶頸將迫使不少記憶卡業者退出生產行列。
一般SD及MMC型記憶卡的Flash大都採TSOP或WSOP封裝方式，再SMT至基板並組裝於卡體內。然而當記憶卡發展至miniSD、RS-MMC，甚至是microSD、MMCmicro等「超小型（Ultra Small）記憶卡」時，為了符合日益縮小的卡體空間，就必須將Flash晶片直接黏合（Bonding）至基板，即所謂的COB（Chip On Board），並以半導體封裝的壓模（molding）製程完成卡體。
由於此一半導體封裝等級的SIP（System In Package）或PIP（Product In Package）製程，具有節省空間及可堆疊等優異特性，預料將成為小型記憶卡的主流製程。然而這種製程技術趨勢的演進，對於沒有半導體封裝經驗的記憶卡製造廠來說，將會是一大考驗。
在諸多業者競相投入發展小型記憶卡，市場競爭情況日益激烈。產品的開發週期也隨之縮短，再加上封裝上所面臨的挑戰也隨之增加，如何能增加產能，減少半模實驗的次數，並提高產品良率。是許多台灣的記憶卡製造業者，所迫切關注的話題，而CAE模流分析技術便是業者用來解決問題的工具之一。
二、CAE模流分析技術於IC封裝案例
本案為MicroSD卡封裝案例，案例相關資訊，如圖二所示，此產品在生產時會有包封的情形產生，包封的位置在晶片的上方，於是應用Moldex3D IC Package 進行分析，首先需輸入正確的參數，如材料、加工條件、正確的網格模型，如圖三、四所示，確定輸入的參數後進行分析，經由原始設計流動波前分析結果得知在波前在 55%、77%、98%等位置上都有包封的情形，主要包封的位置也都在晶片的上方，如圖五、六、七所示。深入探討主要成型會有包封的原因，由圖八厚度分佈所示，晶片厚度為0.49mm，整體厚度為0.55mm，再晶片上方厚度只剩下 0.06mm，膠體在流動至晶片上方產生嚴重的遲滯現象，經由討論後，決定改變將晶片做磨薄的設計，但磨薄到多少尺寸，再以往就必須實際做實驗才能得知結果，使用Moldex3D IC Package 進行設計變更，只需將模型中的晶片尺寸做修改即可重新分析。
將晶片的厚度由原始設計0.49mm改成設計變更一0.45mm重新進行分析，經由電腦重新運算後，由流動波前55%、77%、99%，如圖九、十、十一，得知減少晶片厚度確實在晶片上方遲滯的效應有減少，但是仍然會在晶片上方產生包封，於是在將晶片的尺寸在做修改，晶片厚度由設計變更一0.45mm改成 設計變更二0.385mm，重新進行分析後，由流動波前上可以觀察在晶片上方雖有遲滯的現象，但是卻無包封的情形產生，如圖十二、十三、十四所示，經過兩次設計變更就能將 Micro SD Card上的包封問題得以解決，大幅縮短現場進行實驗的時間，減少實驗所需浪費的材料成本與人事費用，使產品可以快速進行量產階段。
